Немного о квазистатическом триггере. Триггер управляется тремя фазами: ф1, ф2, ф3.
ф2 и ф3 инверсны по отношению к ф1, причём формирование "1" на выходе фазы ф3
происходит позже формирования "1" на выходе фазы ф2. Схема образования фаз:
В микросхеме К501ИК1П тр-ры ТН1 и b отсутствуют (требуется их дополнительное включение):
Допустим, нам надо записать "0" в триггер в случае, когда на его выходе "1":
При поступлении тактирующего импульса ф1, открывается вентиль B1, вентили В2 и В3
закрываются инверсными фазами ф2 и ф3 соответственно. Поскольку на вход записи D
был подан "0", тр-р А закрыт, поэтому на выходе х "1". На выходе Q "1" останется без
изменения, т.к. паразитная ёмкость Сн не будет изменять своего заряда во время действия
тактирующего импульса. По-окончании ф1, В1 закроется, а затем откроется В2,
пропустив "1" на затвор тр-ра Б, вследствие чего он откроется и на выходе Q появится "0".
Этот "0" зафиксируется включением обратной связи (вентиль В3 откроется сигналом ф3=1).
Постоянного обновления фаз как в динамических элементах не требуется, т.к. присутствует
обратная связь. Собственно, принцип работы как у 2-х ступенчатого триггера, срабатывающего
по спаду тактирующего сигнала. Соединяя выход со входом последующего триггера получают
последовательный сдвиговый регистр. В микросхеме К501ИК1П такой регистр состоит из 4-х
триггеров, тактируемых сигналом ф1.
Микросхема также состоит из двух однобитных сумматоров-вычитателей:
На вход сумматора подаются два бита А и В, сигнал переноса р и признак вычитания "-" (вход 3).
На выходе получают сумму (разность) S и перенос p'. Перед первым сумматором стоит схема
обмена. Она нужна для обмена уменьшаемого и вычитаемого между собой, если при
вычитании первое меньше второго. В этом случае формируется признак обмена и "1" подаётся
на вход 9. При этом входы 11 и 7 всегда инверсны по отношению к входу 9. А и В подаются
соответственно на входы 10 и 8:
Микросхема тактируется четырмя сигналами: ф1, Т1, Т2, Т4 (Т3 не используется):
Т1, Т2, Т4 подаются соответственно на входы 5, 4, 20. Т.к. сумматор двоично-десятичный, то
необходима коррекция суммы в случае, если она лежит в пределе от 10 до 19.
Коррекция осуществляется вторым сумматором вычитанием кода 1010 (10) в случае
сложения А и В и сложением этого же кода в случае вычитания А и В. Таким образом сумматоры
работают в инверсном режиме, и, если на вход 3 ("-") подан признак вычитания "1", то на вход
18, тоже подаётся "1". Поэтому входы 3 и 18 можно объединить. Входы 6 и 19 служат для
формирования искусственного переноса р. В обычном режиме на них подаётся "0".
Сложение тетрады происходит за 8 тактов ф1.